- FPGA原型芯片要求：
（1）FPGA 芯片数量：12颗
（2）FPGA 芯片主要指标参数如下：
| 系统逻辑单元 (K) | 不低于2,000 |
| DSP Slice | 不低于6,000 |
| 内存 (Mb) | 不低于300 |
| GTY 32.75 Gb/s 收发器 | 不低于100 |
| I/0 | 不低于800 |
- 超导计算机FPGA 验证平台技术要点：
（1）支持基于多个FPGA对10GHz以上超导CPU进行模拟验证。实现FPGA芯片间高速低延迟数据传输，支持时钟高精度同步和数据传输一致性，保证任意两块fpga之间通信时延<0.5ns；
（2）实现超导CPU内部高速互联模拟验证，包括超导CPU与低温片上存储，低温片上存储与外围控制系统设备的高速数据互联模拟验证。支持10GHz以上高频数据传输信号与外围控制系统之间的高低频信号转换正确性验证和性能评估；
（3）实现对10GHz以上超导CPU的功能完备性验证和性能验证；
（4）支持基于JTAG接口的超导CPU内部信号连续重复捕获，板上 JTAG 配置电路可通过 USB 实现配置，可在FPGA运行速度下同时捕获数据，实现高频超导CPU的调试功能；
（5）平台支持多级板卡互联，可任意更换，根据需求扩充验证平台的逻辑规模；
（6）配备低偏移全局时钟网络，采用低损耗板材，保证时钟到达每颗FPGA芯片的相位一致（误差小于100ps）每个时钟独立可调；
（7）支持Dual 4x28Gbps QSFP28 屏蔽罩，10/100/1000 Mbps Ethernet (SGMII)，Samtec FireFly 4x28Gbps 接口，PCI Express接口（endpoint）Gen3 x 16；
（8）扩展接口支持FMC+ HSPC 连接器 (24–28Gbps GTY 收发器、80个用户定义差分对)，FMC HPC1 connector (58个用户定义差分对)，PMOD 接头，IIC；
（9）存储设备支持两个 4 GB DDR4 存储器接口，4 MB RLD3 存储器接口，IIC EEPROM：8Kb，微型安全数字 (SD) 接插件 1Gb Quad SPI Flash；
（10）时钟生成器支持SI5335A 4 通道时钟生成器，Si570 IIC 可编程 LVDS 时钟生成器，SI5328C 时钟乘法器与抖动衰减器，2个SMA MGT 参考时钟输入，1个SMA 用户时钟输入；
（11）PCB板卡支持高带宽，低串扰，串扰<10mv，电源纹波+-3%；
